TSMC Advances Công nghệ đóng gói cấp bảng điều khiển;Dây chuyền thí điểm CoPoS dự kiến sẽ hoàn thành vào tháng 6

Theo *The Business Times*, dây chuyền sản xuất thí điểm CoPoS (Chip-on-Panel-on-Substrate) của TSMC đã bắt đầu giao thiết bị cho nhóm R&D của mình vào tháng 2 và toàn bộ dây chuyền dự kiến sẽ hoạt động hoàn toàn vào tháng 6.

Tờ Business Times lưu ý rằng sự phát triển của công nghệ CoPoS làm nổi bật sự chuyển đổi của ngành sang bảng điều khiển, coi đây là giải pháp chính cho các tắc nghẽn đóng gói tiên tiến: khi kích thước quang điện của chip AI tiếp tục tăng—ví dụ: GPU Rubin của NVIDIA hiện lớn hơn 5,5 lần so với trước đây—một tấm wafer 12 inch tiêu chuẩn hiện chỉ có thể chứa bảy đơn vị và trong một số trường hợp, chỉ có bốn đơn vị.Báo cáo nêu rõ rằng định dạng bảng điều khiển hình vuông có thể cải thiện đáng kể việc sử dụng và thông lượng, với mục tiêu lâu dài là thay thế các bộ chuyển đổi silicon bằng chất nền thủy tinh.

Theo Business Times, với việc dây chuyền sản xuất thí điểm CoPoS của TSMC dự kiến ​​sẽ hoàn thành vào giữa năm nay, ngành nhìn chung dự đoán rằng việc sản xuất hàng loạt sẽ dần bắt đầu từ năm 2028 đến năm 2029. Tuy nhiên, các nguồn chuỗi cung ứng được trích dẫn trong báo cáo cũng cảnh báo rằng khi kích thước nền tăng lên, vấn đề cong vênh sẽ gia tăng, trở thành một trong những trở ngại lớn nhất đối với sản xuất quy mô lớn.

Trong khi đó, Thông tấn xã Trung ương lưu ý rằng TSMC có thể thiết lập dây chuyền thí điểm CoPoS đầu tiên tại Gia Nghĩa và có kế hoạch tiến hành sản xuất hàng loạt tại địa điểm đó, với kỳ vọng sẽ tích hợp thêm các khả năng của CoPoS, SoIC (System-on-Chip) và WMCM (Mô-đun đa chip cấp độ wafer).

CNA đưa tin rằng TSMC cũng có kế hoạch chuyển đổi các nhà máy sản xuất tấm wafer 8 inch hiện có ở Đài Loan thành các cơ sở đóng gói tiên tiến, trong khi các nhà máy phụ trợ hiện tại sẽ hỗ trợ sản xuất các quy trình 2nm tiên tiến.